LAPORAN AKHIR 1 MODUL IV
1. Alat
a.. Jumper
Gambar 1. Jumper
b.Panel DL 2203D
c.Panel DL 2203C
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo
2. Bahan (proteus)
a. IC 74LS112 (J-K Flip-Flop)
b. CD4013B (D Flip-Flop)
c. Gerbang AND (IC 7048)
d. Gerbang OR (IC 7432)
e. Power DC
Gambar 6. Power DC
f. Switch (SW-SPDT)
Gambar 7. Switch
g. Logicprobe atau LED
Gambar 8. Logic Probe
Pada Percobaan 1, kita diminta untuk membuat rangkaian dalam modul yaitu rangkaian shift register geser dengan menggunakan flip-flop D. rangkaian ini memiliki 4 IC 4013 yang bertindak sebagai D flip-flop, 7 sakelar SPDT (SW1-SW4 masing-masing terhubung ke cabang set, SW7 terhubung secara paralel ke setiap kaki flip-flop reset, SW5 terhubung ke kaki input pertama gerbang AND, SW6 terhubung ke cabang input D), output dari setiap katup terhubung ke 4 LED dan anoda umum 7-segmen yang sebelumnya terhubung ke dekoder 7447. yang membaca output biner dari masing-masing flip-flop.
Rangkaian percobaan ini merupakan shift register SISO (Serial In-Serial Out) yang mana terdapat satu input dan satu output. dimana nantinya setiap nilai binner yang masuk secara satu satu lalu nantinya akan keluar juga satu satu setelah masuk pada satu per satu clock.
Input pada clock dari setiap flip flop berasal dari output gerbang AND (SW5 pada cabang input pertama yang terhubung ke sumber tegangan berarti logika 1 dan cabang input kedua berasal dari clock, sehingga outputnya adalah sinyal jam 0101. Karena kaki R dan S dari masing-masing flip-flop memiliki logika 0 (yang aktif HIGH), keluaran flip-flop dipengaruhi oleh masukan kaki D yang disediakan oleh SW6. Diberi logika 0 atau 1 di rangkaian, input masuk ke D, lalu mati di Q, disimpan sementara. Kemudian beralih ke flip-flop D kedua dan memberikan output Q, dan seterusnya hingga flip terakhir. Pada rangkaian, karena output juga terhubung ke LED, jika menerima input 1, maka Q=1 berarti tegangan menyala dan akan menyalakan LED, tetapi jika Q=0, LED akan menyala . jauh Hal yang sama terjadi pada output 7 segmen, ketika input logika 1 memberikan angka desimal dari 7 segmen sesuai dengan kode biner yang masuk, dimana output flip-flop pertama terhubung ke IC 7447 (LSB) input A dan keluaran flip-flop adalah. Kegagalan keempat terkait dengan input D (sebagai MSB) dari IC 7447. Jadi itu mencetak angka desimal.
PERCOBAAN 1 :
1. Analisa ouput yang dihasilkan tiap masing-masing kondisi!
>>
pada praktikum kali ini dapat kita lihat pada modul praktikum dengan menggunakan modul the lorenzo sesuai data dari jurnal B3-B6 = 0, B0 & B2 = 1,B1 = X (sebagai andaian pause), dari ketetapan modul disini diketahui rangkaian termasuk type shift rregister SISO (serial in-serial out) yang mana data yang kita inputkan dimasukkan kedalam clock satu-persatu dan untuk outputnya sendiri juga keluar secara satu-persatu, dapat diamati pada lampu LED pada modul the lorenzo bahwa LED bergerak dari kanan ke kiri masuk dan keluar secara satu persatu.
diberikan ketentuan pada modul percobaan dimana B3-B6 = 0, B1 = X, B0 = 1, B2 = down. Dapat kitak etahui bahwa ini adalah type rangkaian SIPO (serial in-parallel out), dimanaterlihat pada modul the lorenzo LED bergerak pada input secara satu-persatu dari kanan ke kiridan untuk outputannya pun keluar secara bersamaan.
pada konsidi ini diberikan ketentuan nilai pada B3-B6 = X, B1 = 0, B0 & B2 = 1. kondisi ini saat -rangkaian dijalankan adalah type shift register PISO (parallel in-serial out), dimana LED masuk secara bersamaan semuanya dalam satu waktu dan untuk outputnya keluar secara satu-persatu dari kanan ke kiri modul, itu dengan kita memainkan sw pada B3-B6, jadi akan keluar LED secara satu-persatu.
diberikan kondisi B3-B6 = X, B0 = 1, B1 & B2 = 0, dimana saat rangkaian dijalankan ini adalah termasuk type shift register PIPO (parallel in-parallel out), dimana saat kita memainkan B3-B6 akan nampak hasil LED masuk semuanya secara bersamaan dalam clock dan outputnya pun keluar secara bersamaan semuanya secara parallel.
2. Jika gerbang AND pada rangakaian dihapus, sumebr clock dihubungkan langsung ke flip-flop, bandingkan output yang didapatkan!
>>
pada percobaan ini dimana sumber clock dihubungkan langsung ke flip-flop dan gerbang AND dihilangkan, untuk yang dihasilakan tidak berubah, input dan output akan tetap sama, oleh karena itu data masuk secara bergantian (serial) dan keluaran secara serentak/bersamaan (parallel). dapat kita mabil kesimpulan bahwa shift register ini bersifat sipo (serial in-parallel out) jika tidak ada gerbang AND, namun jika gerbang AND ada pada rangkaian maka dapat ditentukan shift register bertipe siso, sipo dan pipo.