LAPORAN AKHIR 1 MODUL III COUNTER
Alat
a.. Jumper
Gambar 1. Jumper
b.Panel DL 2203D
c.Panel DL 2203C
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo
Bahan :
a. IC 74LS112 (JK filp flop)
Gambar 3. IC 74LS112
b. Power DC
Gambar 4. Power DC
c. Switch (SW-SPDT)
Gambar 5. Switch
d. Logicprobe atau LED
Gambar 5. Logic Probe
Pada percobaan 1, switch SPDT terhubung pada power, sehingga keluarannya 1, sedangkan IC 74LS112 pada kaki RS-nya merupakan aktif LOW. Sehingga utk keluarannya dipengaruhi oleh clock. Pada percobaan 1 ini merupakan counter asinkronus, ditandai dengan input clock pada flip-flopnya berasal dari keluaran output flip-flop sebelumnya. Pada counter ini keluarannya terlambat atau terdapat delay atau berubah saat kondisi fall time. Sehingga output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”). Kaki MSB (output flip-flop terakhir dihubungkan ke kaki D pada decoder) dan kaki LSB (output flip-flop pertama dihubungkan ke kaki A pada decoder). Lalu, pada 7-segment bisa dilihat bahwa untuk keluarannya berurutan dari 0 ke 1, yang berarti counter up (menghitung ke atas).
Kondisi toggle pada T flip flop digunakan untuk mengubah keadaan output dari 0 ke 1 atau dari 1 ke 0 setiap kali input T-nya diberikan. Dengan kata lain, kondisi toggle digunakan untuk membuat T flip flop bekerja sebagai divisor dua. Kondisi toggle ini dapat digunakan dalam rangkaian digital untuk membagi frekuensi sinyal input menjadi setengah nilai aslinya. Kondisi toggle juga dapat digunakan dalam aplikasi seperti counters (penghitung) dan shift registers (pemindah register).
PERCOBAAN 1 :
1.) Analisa sinyal output yang dikeluarkan masing-masing T flip flop ? kenapa flip flop terakhir disebut MSB ?
>> Dari percobaan 1 yang telah dilakukan pada modul the lorenzo didapatkan hasil berupa output pada lamp (H0, H1, H2, H3), pada percobaan 1 ini saat semua rangkaian telah dibuat sesuai dengan modul lalu saat dijalankan inputan yang kita berikan hasilnya akan sama dengan outputan. Pada percobaan 1 ini saat kita menggunakan counter asyncronus yang mana saat kita memberikan input pada T flip flop selanjutnya adalah hasil dari outputan sebelumnya, dimana sesuai rangkaian kita merangkai untuk output dari flip flop awal itu tersambung denagn clock flip flop selanjutnya begitu output seterusnya.
Pada kondisi H3 terdapat kondisi MSB, kondisi ini sendiri disebut (Most Significant Bit) Yang mana MSB ini memiliki nilai besar dalam menentukan nilai binner, kenapa H3 mengandung arti MSB, jadi flip flop pada H3 kiri ini memiliki pengaruh yang besar pada nilai bilangan binner yang telah dihasilkan makanya H3 flip flop tersebut disebut sebagai MSB. Sedangkan flip flop yang memberikan pengaruh kecil disebut juga dengan LSB (Least Significant Bit).
2.) Analisa kondisi falltime dan risetime pada clock terhadap output pada percobaan yang dilakukan ?
>> Pada percobaan 1 modul 3 ini setelah dirangkainya rangkaian pada modul the lorenzo, clock akan aktif saat diberi nilai atau logika 0 atau disebut juga aktof low.
kondisi dimana saat terjadi falltime ini mengindikasikan clock telah aktif output dari flip flop sendiri ini akan mengikuti aktif juga sesuai dengan clocknya, pada rangkaian ini saat input pada Flip flop 1, masuk output nya ke clock 2, maka outputnya akan masuk pada flip flop clock selanjutnya begitu seterusnya pada rangkaian asynchronus ini.
kondisi selanjutnya pada saat risetime (naik) dari kondisi 0-1, dimana pada kondisi ini clock tidak aktif karna clock aktif low, pada rangkaian dimana ini akan ditandai dengan nilai 0 0 pada logika switch nya.