ISMADHIKE IMARTA YANDA 2110951009: Juni 2023

Rabu, 28 Juni 2023

SUB CHAPTER 7.5

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Tujuan [Kembali]

a. Mengetahui dasar teori tentang penambahan BCD

b. Memenuhi tugas mata kuliah system digital

2. Alat dan bahan [Kembali]

a. Menyelesaikan tugas yang diberikan oleh Bapak.

b. Mampu memahami dan mensimulasikan rangkaian pada software proteus terutama pada penambah BCD.

3. Dasar teori [Kembali]

Sebuah penambah BCD dapat digunakan untuk melakukan penjumlahan bilangan BCD. Digit BCD dapat memiliki salah satu dari sepuluh kemungkinan representasi biner empat bit, yaitu, 0000, 0001, , 1001, ekuivalen dengan bilangan desimal 0, 1, , 9. Ketika kita mulai menjumlahkan dua digit BCD dan kita asumsikan bahwa ada input carry juga, bilangan biner tertinggi yang bisa kita dapatkan adalah setara dengan bilangan desimal 19 (9 + 9 + 1).

Gambar 3.1 Penambah-pengurang empat bit

Bilangan biner ini akan menjadi (10011)2. Sebaliknya, jika kita melakukan penjumlahan BCD, kita harapkan jawabannya adalah (001 1001)BCD. Dan jika kita membatasi bit keluaran ke minimum yang diperlukan, jawabannya dalam BCD adalah (1 1001)BCD. Tabel 7.1 mencantumkan hasil yang mungkin dalam biner dan hasil yang diharapkan dalam BCD ketika kita menggunakan penambah biner empat bit untuk melakukan penjumlahan dua digit BCD. Jelas dari tabel bahwa, selama jumlah dua digit BCD tetap sama dengan atau kurang dari 9, penambah empat bit menghasilkan output BCD yang benar.

Jumlah biner dan jumlah BCD dalam hal ini adalah sama. Hanya jika jumlahnya lebih besar dari 9 maka kedua hasil tersebut berbeda. Dapat juga dilihat dari tabel bahwa, untuk jumlah desimal lebih besar dari 9 (atau jumlah biner yang setara lebih besar dari 1001), jika kita menambahkan 0110 ke jumlah biner, kita bisa mendapatkan jumlah BCD yang benar dan output carry yang diinginkan juga . Ekspresi Boolean yang dapat menerapkan koreksi yang diperlukan ditulis sebagai :

Hasil dalam biner dan hasil yang diharapkan dalam BCD menggunakan penambah biner empat bit untuk melakukan penjumlahan dua digit BCD

Penjumlah BCD yang dijelaskan dalam paragraf sebelumnya hanya dapat digunakan untuk menjumlahkan dua angka BCD satu digit. Namun, susunan kaskade perangkat keras penambah BCD satu digit dapat digunakan untuk melakukan penambahan nomor BCD beberapa digit. t. Misalnya, ann-digit penambah BCD akan membutuhkan tahapan seperti itu secara kaskade. Sebagai ilustrasi, Gambar 7.22 menunjukkan diagram blok rangkaian penjumlahan dua bilangan BCD tiga angka :

Single-digit BCD adder

Three-digit BCD adder

Example 7.1

Untuk rangkaian setengah penambah pada Gambar 7.23(a), input yang diterapkan pada A dan B adalah seperti yang ditunjukkan pada Gambar 7.23(b). Plot output SUM dan CARRY yang sesuai pada skala yang sama.

Solusi :

Bentuk gelombang SUM dan CARRY dapat diplot dari pengetahuan kita tentang tabel kebenaran penjumlah setengah. Yang perlu kita ingat untuk menyelesaikan masalah ini adalah 0+0 menghasilkan '0' sebagai output SUM dan '0' sebagai CARRY. 0 +1 atau 1+0 menghasilkan '1' sebagai output SUM dan '0' sebagai CARRY. 1 +1 menghasilkan '0' sebagai output SUM dan '1' sebagai CARRY. Bentuk gelombang output seperti yang ditunjukkan pada Gambar 7.24.

(a)

(b)

Solusi untuk example 7.1

Example 7.2

Mengingat ekspresi Boolean yang relevan untuk sirkuit setengah-penambah dan setengah-pengurang, rancang sirkuit setengah-penambah-pengurang yang dapat digunakan untuk melakukan penjumlahan atau pengurangan pada dua bit satu angka. Operasi aritmatika yang diinginkan harus dapat dipilih dari input kontrol.

Solusi :

Ekspresi Boolean untuk setengah-penambah dan setengah-pengurang diberikan sebagai berikut

Jika kita menggunakan inverter terkontrol untuk melengkapi A dalam kasus rangkaian setengah-pengurang, maka perangkat keras yang sama juga dapat digunakan untuk menambahkan dua angka satu bit. Gambar 7.25 menunjukkan diagram rangkaian logika. Ketika input kontrol adalah '0', variabel input A dilewatkan tanpa pelengkap ke input gerbang NAND. Dalam hal ini, gerbang AND menghasilkan keluaran CARRY dari operasi penjumlahan. Gerbang EX-OR menghasilkan keluaran SUM. Di sisi lain, ketika input kontrol adalah '1', gerbang AND menghasilkan output BORROW dan gerbang EX-OR menghasilkan output DIFFERENCE. Jadi, '0' pada input kontrol menjadikannya setengah penambah, sedangkan '1' pada input kontrol menjadikannya setengah-pengurang.

4. Percobaan [Kembali]

5. Video simulasi [Kembali]

8. 6. Link download [Kembali]

Download HTML

Download file Rangkaian

Download Datasheet Gerbang And

Download Datasheet Gerbang OR

Kamis, 22 Juni 2023

LA 2 MODUL IV

LAPORAN AKHIR 2 MODUL IV

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

1. Alat

a.. Jumper

Gambar 1. Jumper

b.Panel DL 2203D

c.Panel DL 2203C

d.Panel DL 2203S

Gambar 2. Modul De Lorenzo

2. Bahan

a. BCD Decoder

b. Seven segment

c. Power DC

Gambar 6. Power DC

d. Switch (SW-SPDT)

Gambar 7. Switch

e. Logicprobe atau LED

Gambar 8. Logic Probe

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

Pada percobaan 3 dirangkai sesuai dengan modul, yang mana menggunakan dua IC, yaitu IC 74192 dan IC decoder 74LS47, gerbang OR 2 input, gerbang NOR 4 input, 7-segment common anoda, 6 buah SPDT (SW1-SW4 dihubungkan masing2 ke kaki D0 sampai D3, SW5 ke kaki Parellel Load, dan SW6 ke kaki Master Reset) dan 4 buah logic state.

Kaki D0 sampai D3 digunakan untuk menginputkan berapa yang masuk, yang mana D3 sebagai MSB dan D0 sebagai LSB. Kaki input UP diberi logika 1 dan kaki input DOWN diberi input clock (sehingga counter DOWN, menghitung mundur sampai 0). Kaki PL aktif LOW, untuk mengaktifkan counter (agar mulai menghitung). MR, maser reset utk mereset atau me-nolkan keluaran. Keluaran Q0 xampai Q3 dihubungkan ke kaki A-D IC 74LS47. Lalu input RBO digunakan utk menghidupkan atau mematikan 7-segment, RBI untuk menahan sinyal input (disable input), dan LT (lamp test) untuk mengetes apakah LED pada 7-segment menyala atau tidak. Yang mana ketiga inputan ini (RBO, RBI, dan LT) merupakan aktif LOW. Sehingga diberi logika 1 utk tiap inputnya agar 7-segment dapat mengeluarkan output yang sesuai.

Jika beri D0-D3 logika 1 maka hitungan mundur dari 15, untuk mengaktifkan counter perlu diaktifkan PL (diberi logika 0, dan dikembalikan ke logika 1). Maka counter akan menghitung mundur dari 15 sampai dengan 0. Pada saat 0, berarti input dari Q0-Q3 adalah 0, dan masuk ke kaki input NOR menghasilkan output 1 (not or = genap --> 1). Keluaran 1 ini masuk ke kaki input gerbang OR, dan kaki kedua gerbang OR dihubungkan dengan clock sehingga outputnya akan tetap 1, dan tidak memberi input clock lagi kekaki input DOWN. Dan menyebabkan counter berhenti sampai 0. Terakhir dengan diubah besar sumber tegangan menjadi 24 volt, maka nantinya akan merusak IC, karena tegangan yang diberikan terlalu tinggi. Normalnya hanya 5 Volt.

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

PERCOBAAN 2 :

1. Analisa pengaruh LT, RBO/RBI jika diaktifkan!

LT digunakan untuk mengaktifkan LED dan seven segment (layar display) dimana menunjukkan bahwa semua segment display pada BCD decoder 7-segment.
RBO sendiri berfungsi untuk mematikan output dari IC decoder.
RBI adalah kebalikan RBO, dimana saat aktif high maka 7-segment akan off, dan pada saat aktif low maka 7-segment akan on.

2. Analisa pengaruh BCD decoder to 7-Segment pada rangkaian!

pada rankaiana sendiri tidak mungkin ntuk inputan dari switch dapat langsung dikirim/dibaca hasilnya oleh 7-segment, sehingga BCD decoder menerima input dari proses encoding 4 bit, dan mengubah data menggunakan perintah seperti LT,RBO dan RBI denagn memberikan input 1 pada LT, RBO dan RBI data yang telah terkirimkan ke 7-segment dan tampilan akan terlihat pada layar display.

7. Link Download [Kembali]

Download HTML [klik disini]
Download Video simulasi [klik disini]
Download datasheet IC 74192 [klik disini]
Download datasheet IC 74LS47 [klik disini]
Download datasheet 7-Segment [klik disini]
Download datasheet gerbang OR [klik disini]
Download datasheet gerbang NOR [klik disini]

LA 1 MODUL IV

LAPORAN AKHIR 1 MODUL IV

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

1. Alat

a.. Jumper

Gambar 1. Jumper

b.Panel DL 2203D

c.Panel DL 2203C

d.Panel DL 2203S

Gambar 2. Modul De Lorenzo

2. Bahan (proteus)

a. IC 74LS112 (J-K Flip-Flop)

b. CD4013B (D Flip-Flop)

c. Gerbang AND (IC 7048)

d. Gerbang OR (IC 7432)

e. Power DC

Gambar 6. Power DC

f. Switch (SW-SPDT)

Gambar 7. Switch

g. Logicprobe atau LED

Gambar 8. Logic Probe

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

Pada Percobaan 1, kita diminta untuk membuat rangkaian dalam modul yaitu rangkaian shift register geser dengan menggunakan flip-flop D. rangkaian ini memiliki 4 IC 4013 yang bertindak sebagai D flip-flop, 7 sakelar SPDT (SW1-SW4 masing-masing terhubung ke cabang set, SW7 terhubung secara paralel ke setiap kaki flip-flop reset, SW5 terhubung ke kaki input pertama gerbang AND, SW6 terhubung ke cabang input D), output dari setiap katup terhubung ke 4 LED dan anoda umum 7-segmen yang sebelumnya terhubung ke dekoder 7447. yang membaca output biner dari masing-masing flip-flop.

Rangkaian percobaan ini merupakan shift register SISO (Serial In-Serial Out) yang mana terdapat satu input dan satu output. dimana nantinya setiap nilai binner yang masuk secara satu satu lalu nantinya akan keluar juga satu satu setelah masuk pada satu per satu clock.

Input pada clock dari setiap flip flop berasal dari output gerbang AND (SW5 pada cabang input pertama yang terhubung ke sumber tegangan berarti logika 1 dan cabang input kedua berasal dari clock, sehingga outputnya adalah sinyal jam 0101. Karena kaki R dan S dari masing-masing flip-flop memiliki logika 0 (yang aktif HIGH), keluaran flip-flop dipengaruhi oleh masukan kaki D yang disediakan oleh SW6. Diberi logika 0 atau 1 di rangkaian, input masuk ke D, lalu mati di Q, disimpan sementara. Kemudian beralih ke flip-flop D kedua dan memberikan output Q, dan seterusnya hingga flip terakhir. Pada rangkaian, karena output juga terhubung ke LED, jika menerima input 1, maka Q=1 berarti tegangan menyala dan akan menyalakan LED, tetapi jika Q=0, LED akan menyala . jauh Hal yang sama terjadi pada output 7 segmen, ketika input logika 1 memberikan angka desimal dari 7 segmen sesuai dengan kode biner yang masuk, dimana output flip-flop pertama terhubung ke IC 7447 (LSB) input A dan keluaran flip-flop adalah. Kegagalan keempat terkait dengan input D (sebagai MSB) dari IC 7447. Jadi itu mencetak angka desimal.

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

PERCOBAAN 1 :

1. Analisa ouput yang dihasilkan tiap masing-masing kondisi!

Kondisi 1

pada praktikum kali ini dapat kita lihat pada modul praktikum dengan menggunakan modul the lorenzo sesuai data dari jurnal B3-B6 = 0, B0 & B2 = 1,B1 = X (sebagai andaian pause), dari ketetapan modul disini diketahui rangkaian termasuk type shift rregister SISO (serial in-serial out) yang mana data yang kita inputkan dimasukkan kedalam clock satu-persatu dan untuk outputnya sendiri juga keluar secara satu-persatu, dapat diamati pada lampu LED pada modul the lorenzo bahwa LED bergerak dari kanan ke kiri masuk dan keluar secara satu persatu.

Kondisi 2

diberikan ketentuan pada modul percobaan dimana B3-B6 = 0, B1 = X, B0 = 1, B2 = down. Dapat kitak etahui bahwa ini adalah type rangkaian SIPO (serial in-parallel out), dimanaterlihat pada modul the lorenzo LED bergerak pada input secara satu-persatu dari kanan ke kiridan untuk outputannya pun keluar secara bersamaan.

Kondisi 3

pada konsidi ini diberikan ketentuan nilai pada B3-B6 = X, B1 = 0, B0 & B2 = 1. kondisi ini saat -rangkaian dijalankan adalah type shift register PISO (parallel in-serial out), dimana LED masuk secara bersamaan semuanya dalam satu waktu dan untuk outputnya keluar secara satu-persatu dari kanan ke kiri modul, itu dengan kita memainkan sw pada B3-B6, jadi akan keluar LED secara satu-persatu.

Kondisi 4

diberikan kondisi B3-B6 = X, B0 = 1, B1 & B2 = 0, dimana saat rangkaian dijalankan ini adalah termasuk type shift register PIPO (parallel in-parallel out), dimana saat kita memainkan B3-B6 akan nampak hasil LED masuk semuanya secara bersamaan dalam clock dan outputnya pun keluar secara bersamaan semuanya secara parallel.

2. Jika gerbang AND pada rangakaian dihapus, sumebr clock dihubungkan langsung ke flip-flop, bandingkan output yang didapatkan!

pada percobaan ini dimana sumber clock dihubungkan langsung ke flip-flop dan gerbang AND dihilangkan, untuk yang dihasilakan tidak berubah, input dan output akan tetap sama, oleh karena itu data masuk secara bergantian (serial) dan keluaran secara serentak/bersamaan (parallel). dapat kita mabil kesimpulan bahwa shift register ini bersifat sipo (serial in-parallel out) jika tidak ada gerbang AND, namun jika gerbang AND ada pada rangkaian maka dapat ditentukan shift register bertipe siso, sipo dan pipo.

7. Link Download [Kembali]